Pada rangkaian ini, pin J, K, R (reset), dan S (set) dihubungkan ke sumber tegangan, sehingga masing-masing flip-flop berada dalam kondisi toggle yang artinya setiap flip-flop akan mengubah outputnya setiap kali menerima pulsa pada pin CLK.
Pulsa clock awal diberikan hanya pada pin CLK dari flip-flop pertama di sebelah kiri (U1). Setiap kali flip-flop pertama menerima pulsa clock, outputnya akan berubah dan mengirimkan sinyal ini sebagai input clock untuk flip-flop berikutnya dan seterusnya. Dengan cara ini, perubahan status pada setiap flip-flop hanya terjadi setelah flip-flop sebelumnya mengalami perubahan dari satu siklus clock, menghasilkan keterlambatan di setiap langkah.
Karena rangkaian ini bersifat asynchronous, sinyal clock tidak diterima secara bersamaan oleh semua flip-flop, melainkan secara bertahap dari flip-flop pertama hingga yang terakhir. Ini membuat keluaran dari masing-masing flip-flop berubah sesuai urutan, sehingga rangkaian berfungsi sebagai counter biner yang menghitung jumlah pulsa yang diterima dari sumber clock.
Download HTML [Download]
Download Video [Download]
Download datasheet IC 74LS112 (J-K Flip Flop) [Download]
Download datasheet Switch [Download]
Tidak ada komentar:
Posting Komentar